图1所示电路是一个完好的HDMI/DVI至VGA(HDMI2VGA)转化解决计划，带有模仿音频输出。它运用 ADV7611低功耗、高清多媒体接口(HDMI)接纳器，可接纳高达165 MHz的视频流。该电路以USB电缆供电，最高作业分辨率为1600 × 1200 (60 Hz)。
电路运用扩展显现辨认数据(EDID)内容， 保证来自HDMI/DVI的视频流可到达HDMI源、转化器和视频图画适配器(VGA)显现所支撑的最高分辨率。
HDMI接纳器还可用来调理视频，如亮度或对比度;音频编解码器可用来设置音频输出的音量。
该电路有许多优势。高度集成的视频接纳器无需额定的现场可编程门阵列(FPGA)便可调理视频。可轻松经过I2C写入调理亮度、对比度或改动音频音量。内置式EDID存储器可削减器材数量和电路板面积。降压开关调理器答应USB端口对电路供电。经过选用业界规范的片间衔接，接纳器、编解码器和视频数模转化器(DAC)之间可完结直接互连。该电路运用2层印刷电路板(PCB)，能以高达UXGA的分辨率(60 Hz时1600 × 1200)作业。
ADV7611 为HDMI输入供给接纳解决计划，并具有5 V电缆检测、热插拔检测线路置位和用于EDID的DDC线路。 集成了一个内部EDID RAM，可显现HDMI源。本电路中的内置颜色空间转化器(CSC)可转化任何HDMI颜色空间至8位RGB444字，合适驱动 ADV7125 视频DAC输入。它触及如下颜色空间的转化：RGB、YCrCb(601和709)、XVYCC(601和709)以及HDMI规范中的其他颜色空间。ADV7611还支撑一切444和422之间转化的采样计划。
ADV7125 视频DAC可将接纳到的数字信号转化成VGA兼容模仿信号。
转化器内部的音频处理始于 ADV7611 的内置音频数据包提取模块。该器材可输出简直任何HDMI规范;但是，后端的 SSM2604 音频编解码器仅承受以44.1 kHz或48 kHz速率采样、并以线性脉冲码调制(LPCM)的I2S数据流。为保证这种I2S数据流的正常传送，ADV7611必需求供给具有恰当EDID内容的HDMI源，且EDID内容有必要仅有LPCM功用。
音频线，而且需求一个额定的功率放大器级以便衔接耳机或扬声器。
该电路选用 ADuC7020 微操控器操控。ADuC7020选用I2C SDA和SCL线 衔接，并切换到任一VGA显现数据通道(DDC)线C总线C总线C DDC线路中阻隔，以下降任何潜在抵触的危险(以防万一监视器与其他设备同享DDC I2C，或VGADDC线C从机设备。
ADuC7020 亦带有通用异步收发器(UART)线路。它们与串行编程按钮(与P0.0相连)和复位按钮一起运用，经过可执行文件对片内闪存进行编程。正常作业时，UART接口在软件开发期间还可用于调试输出或终端。它需求一个额定的电平转化器(比方 ADM3202ADM3202)经过RS232规范接口衔接电脑。 ADuC7020 一起衔接 ADV7611 的INT1和RESET 引脚和 ADV7125的 PSAVE 引脚，用于视频DAC操控。
该电路板运用两个 ADP2301 降压开关调理器，以5 V USB电源对电路板供电。这款高效率调理器可为电路板上的器材供给3.3 V和1.8 V电源。
当电路板第一次通电时，它将VGA EDID从监视器读回，对 ADV7611编程，使其接纳HDMI流，并对 SSM2604 编程，使I2S音频可以终究靠DAC输出。
HDMI2VGA转化器保证视频显现器支撑的正确视频规范可经过HDMI链路发送。HDMI规范要求HDMI源在发送视频流之前查看支撑的HDMI接纳器视频形式。一旦HDMI源读取了EDID内容，它便只能挑选视频显现器支撑的规范，理想化的状况是该规范正好最适用于该显现器。因而，要保证显现器支撑输出视频，EDID内容非常重要。
音频规范的处理办法与此相似。EDID的内容中一起列出了HDMI接纳器支撑的音频规范。HDMI源发送的音频流有必要匹配EDID内容罗列的规范之一。
ADuC7020用于读取VGA内容，以确认监视器的才能。典型监视器的VGA EDID不罗列音频才能，而且或许含有 ADV7611 不支撑的视频分辨率(例如超越165 MHz的像素速率以及60 Hz时的1920 × 1200 VESA)。
因而，保证传送至HDMI源的EDID内容仅包括 ADV7611 和VGA显现一般支撑的视频形式便非常重要。
最近发送至HDMI源的EDID信息初始源包括来自VGA监视器并经过读取和更改的EDID。一旦读取，VGA EDID便将以下字节复制到内部ADuC7020 RAM作更改。一旦完结更改，它们便供给给HDMI源(经过 ADV7611 内部EDID)。
EDID的第20位字节(视频输入参数)被修正为0以表明 HDMI2VGA转化器是一种数字视频输入。
EDID的字节[38:54]包括规范时序信息。为保证所列形式无一超越165 MHz的最大像素时钟频率，STD时序信息模块中列出的每一种形式均运用如下公式核算像素时钟频率：
上面的方程预算传输视频时一定要运用的最小像素频率。该预算根据这样一个假定：视频仅包括一个水平同步脉冲，每行脉冲宽度仅为一个像素值，而且每帧的笔直消隐间隔 (VBI)仅一行。在实践运用中不会选用这种类型的视频，而且该预算也仅仅近似值。若要取得精确的PCLK值，请查找根据实践VESA规范的表格。
若核算得到的PCLK频率超越165 MHz，则EDID抛弃运用该视频形式。
具体的时序描绘符(开始两位字节中至少有一个为非零)，用于像素时钟频率
监视器规模描绘符(开始两位字节为零，第四位字节等于253)，用于监视器支撑的最大像素时钟频率
具体时序描绘符(DTD)表明监视器的本地视频时序。开始两位字节包括像素时钟频率值。若超越165 MHz，则整个描绘符由合适640 x 480 (60 Hz)视频形式的DTD模块替换。
监视器规模描绘符包括监视器可处理的最高PCLK频率信息。若它超越165 MHz，则将其设为等于165 MHz。
第126位字节给出额定EDID模块的数目。本运用以1覆写此字节以供给一个额定的EDID。
额定的EDID模块(CEA-861类型)长度为128字节，包括音频才能和可支撑视频规范的640 x 480像素的描绘信息。该模块的最大的意图是为HDMI源供给音频才能信息：带有左前置和右前置扬声器的立体声LPCM，44.1 kHz、48 kHz和32kHz。CEA-861模块还包括所支撑视频规范的额定信息，如YCbCr444和YCbCr422，以及规范RGB。
来自HDMI电缆信号的5 V信号将输入视频奉告VGA监视器。 ADuC7020 target=_new ADuC7020 并不检测VGA衔接，并假定衔接存在。监视器检测可经过回读EDID内容完结。若没有 I2C 应对，则假定监视器未衔接。
无需检测HDMI源。一旦 ADV7611针对接纳HDMI内容编程，每次当电缆衔接或输入视频规范改变时它便作业。当电缆断开时，HDMI接纳器以最终接纳的视频分辨率生成蓝屏。
HDMI源的检测由 ADV7611完结。衔接状况可由回读IO映射内的寄存器0x6F决议(器材地址为0x98)。拜见 硬件运用攻略(UG-180)
需求考虑数据内容的维护。规范VGA信号是未经加密的视频信号，可运用模仿记载仪记载并回放，期间无任何内容维护机制。因而，VGA视频关于受版权维护的内容而言并不安全。由于HDMI至VGA转化器不支撑原始版权视频流的内容维护，应当不答应它接纳这些内容。
图1所示电路加以修正便可在现有VGA监视器内接纳加密内容，只需修正的方法不答运用户轻松拜访解密视频流即可。
ADV7611BSWZ-P 和 ADV7125BCPZ 之间慎重的布线层电路板上。该电路板已证明可在165MHz像素时钟频率下传输视频流。PCB的底层首要是一个实体接地层，一些线路与底层相连。许多过孔连通顶层和底部接地层，削减高速信号下电路板电流的瞬变特性形成的接地反弹。图2是PCB的俯视图。若需完好原理图、物料清单(BOM)和布局细节， 请参阅规划支撑文件：
在实践体系中运用时，4层的PCB更具有优势。HDMI兼容性测验要求进入HDMI接纳器的一切最小化传输差分信号(TMDS)线 10%的特征阻抗。4层PCB一般比2层PCB更简单坚持线层PCB供给更多选项按捺电磁搅扰(EMI)/射频搅扰(RFI)，并契合电磁兼容规范(EMC)。
高速数字信号具有快速上升和下降沿， 因而有发生EMI/RFI效应的危险。电路板上的高速信号首要存在于衔接 ADV7611 输出和 ADV7125DAC输入的像素总线链路上。某些状况下，可在这些线路上增加串联电阻，减缓快速边缘，以尽或许下降EMI/RFI效应。在2层电路板布局中， ADV7611 和 ADV7125 相对间隔较近，因而无需串联电路。
供给设置像素总线驱动器以及音频输出的驱动强度的选项，可用来下降EMI/RFI辐射的影响。在 ADV7611内部完结驱动强度的下降作业。更多信息，请参阅 UG-180 用户攻略的“驱动强度挑选”部分。
测验要求衔接图3所示电缆(VGA、HDMI、音频输出和USB)，并按下复位按钮。
消费类视频播放器(DVD或蓝光)一般不支撑VESA视频分辨率，如XGA、SXGA或UXGA。测验过程中，这些源输出规范VGA。
两个视频播放器均可针对EDID供给LPCM音频内容，并可从音频编解码器正常解码及输出数据。
